北京航空航天大学主页平台系统王锐--中文主页-- SRAM- and STT-RAM-based hybrid, shared last-level cache for on-chip CPU-GPU heterogeneous architectures

扫描手机二维码

欢迎您的访问
您是第位访客

开通时间：..

最后更新时间：..

论文当前位置：中文主页 >> 论文

SRAM- and STT-RAM-based hybrid, shared last-level cache for on-chip CPU-GPU heterogeneous architectures

点击次数：
发表刊物：The Journal of Supercomputing
第一作者：Lan Gao
文献类型：期刊
是否译文：否
发表时间：2018-07-31

上一条： EffectFace: A Fast and Efficient Deep Neural Network Model for Face Recognition

下一条： T1000: Mitigating the memory footprint of convolution neural networks with decomposition and re-fusion