1、个人简介

张和，博士，副教授，博士生导师，长期从事人工智能芯片设计及非易失存储芯片设计的相关工作。目前主持国家自然基金青年项目、企业横向3项，作为研究骨干参与国家自然基金重大项目、国家重点研发计划项目等。以第一作者或通讯作者身份发表论文xx篇，包含：IEEE TCAS-1、IEEE DAC、IEEE ASPDAC、IEEE TED等，申请专利26项，转化6项，累计完成不同存算一体、存储器等芯片流片20余片。指导学生参赛获集创赛全国二等奖、国家奖学金等。

毕业院校：北京航空航天大学    

学位：        工学博士学位    

所在单位：集成电路科学与工程学院    

主要职务：副教授（教研岗）    

学科：        电子科学与技术    

办公地点：第一馆二楼224    

电子邮箱：zhanghe@buaa.edu.cn    

2、招生信息

各位同学，你们好！欢迎查看我的主页，我的研究方向主要围绕人工智能芯片和非易失存储器开展，具体内容参照下文。在工程实践方面，保障组内研究生每年至少有一次流片机会，包含CMOS工艺、MRAM工艺、CIS工艺等不同技术节点的实践机会，我始终认为不管是博士还是硕士，不流片或流片少的设计方向研究生都是不合格的。组内每年有硕士招生名额2名，博士名额1名。实验室整体氛围较为愉快和谐，针对不同同学的发展期望，我们有不同的培养方案。面向想工作的硕士研究生，提供实习机会，至少2篇专利申请机会，提供工程化的技能培训，支持参加学科竞赛。对于想走学术研究的同学，提供先进工艺器件支持，支持投稿发表高水平论文。当前组内硕士研究生毕业就业都较为顺利，平均薪资35+。

3、科研方向

我们的研究方向主要包含三个方面：

1）MRAM存储器芯片设计：

MRAM是新兴的非易失存储器，具有高速低功耗、存储密度高等优势，在近几年逐渐走向商业化。不同于传统存储器，MRAM在使用过程中需要注意阻值变化、工艺偏差、击穿电压等问题。我们面向上述问题，从工程落地的角度出发，开展工艺-器件-电路-架构-封装-测试的系统性开发，累计进行4次MRAM NTO流片，开发128Kb、256Kb SOT-MRAM芯片。

2）存算一体芯片设计

受限于经典的冯诺依曼计算架构，在面向大数据分析等应用场景中，数据总线的带宽严重制约了处理器的性能与能量效率，并且数据的频繁迁移带来严重的传输功耗问题。存内计算架构在此基础上应运而生。通过赋予存储器计算功能，以数据为中心，避免不必要的数据频繁搬运，降低系统的功耗和延时。我们分别基于传统SRAM、新型SOT-MRAM开发存算一体芯片，核心能效突破1000Tops/W，累计开发10款以上存算一体相关芯片。

3）感存算一体芯片设计

面向物联网、智能无人系统、自动驾驶等应用场景对视觉传感器智能化、小型化、低功耗、低延时等不同需求，将存算一体技术集成到传感器芯片可以有效的降低感知延时和系统功耗。我们面向图像传感器应用，设计视觉传感-存储-计算一体化（感存算一体）芯片架构，研究超低功耗超高速高集成度感存算一体化芯片。

4、教育背景

2012年-2016年，北京航空航天大学，电子信息工程学院，学士

2016年-2021年，北京航空航天大学，电子信息工程学院，博士

5、工作经历

2021年-2024年，北京航空航天大学，计算机学院，卓越百人博士后

2024年-至今，北京航空航天大学，集成电路科学与工程学院，副教授