1. 关于我

张留洋，博士，自旋芯片与技术全国重点实验室准聘助理研究员，硕士生导师。长期从事MRAM集成电路设计、RISC-V处理器微架构以及人工智能大模型端侧加速芯片相关领域研究。参与多个科技部、北京市以及广东省多项重大攻关任务项目。发表多篇论文，参与编写专著1部（《开源RISC-V处理器架构分析与验证》 清华大学出版社），申请发明专利多项，授权发明专利1项，参与2颗RISC-V架构工业处理器芯片研制，主导2颗基于SRAM的存算芯片设计与流片测试。目前在读研究生4人，曾协助指导博士生2人、硕士生3人，曾指导学生获国际会议优秀学生论文奖，指导本科生获南方科技大学攀登计划项目。

2. 研究方向

2.1 存算融合架构

随着人工智能等数据密集型应用的发展，目前的计算机结构由于功耗墙和存储墙的存在越来越不能满足此类应用的计算需求。存算融合架构由于采用了“存储”和部分“计算”融合的方法，大大减少了数据搬运所带来的时间和能量消耗。存算融合架构一般分为模拟存算架构和数字存算架构，主要是计算并行度、功耗以及计算精度上二者有较大差异。模拟存算更适合在功耗限制的场景发挥作用，而数字存算更适合在对计算精度要求较高的领域。在这个方向上，我们主要从架构设计上研究更高精度的数据编码，提高计算精度；更高效的输入数据编码方式，提高计算效率；以及更有效的计算范式，提高计算并行度。具体研究介质包含SRAM、DRAM以及MRAM等。

2.2 磁性存储器MRAM电路 

自旋作为一种电子的内禀属性，在信息存储领域发挥着重要作用。磁性存储器MRAM作为自旋电子学的一种产物，由于其优异的读取写入速度、寿命、保持时长、掉电数据不丢失、可靠性、抗辐照以及与CMOS工艺兼容的特性，使其有望成为一种通用存储器。目前第一代MRAM已经应用于航空航天、飞机机载控制系统、物联网低功耗场景等领域，新一代MRAM正在快速商业化。商业化过程中需要解决MRAM在PVT变化下写入读取的可靠性、存储密度、数据接口、纠错编码以及存储架构、测试等多方面的问题。

2.3 RISC-V处理器微架构

RISC-V是一种开源的处理器微架构，任何人在遵守开源协议的基础都可以开发基于此类架构的处理器而无需付费。我们主要聚焦于高性能处理器微架构的设计（超标量乱序多发射）、面向高实时性要求的处理器微架构设计、微架构硬件安全等方向。 

2.4 人工智能大语言模型计算优化

大语言模型的出现使人工智能的发展进入了一个新的阶段，注意力机制是大语言模型的核心，然而在大语言模型计算中，注意力的计算占据了较大比例。我们的研究主要是为了解决在存算融合架构或者其他计算架构下，大语言模型的计算减少对存储的过度占用和数据的来回搬运。

3. 招生信息

每年有多名硕士生名额，包含国内学生和国外留学生。在学生培养上，我认为不仅要具有扎实的理论基础，动手能力和实践能力也同样重要，不能纸上谈兵。具体到集成电路设计工作，每个学生在学期间都有一次流片经历。针对学生不同的职业规划，量身订制培养方案，为毕业后计划工作的同学提供实习机会以及更多组内参与大项目的机会；为继续深造的同学提供出国交流机会或者领域内知名学者联合培养机会，支持发表高水平论文。实验室同学之间关系融洽。希望你有梦想，善于规划，勤于思考，勇于实践。未来有很多挑战，相信自己，相信努力的价值。

4. 教育背景

2014.09-2019.11     北京航空航天大学 博士

2015.09-2016.09     法国蒙彼利埃大学/法国国家科学院LIRMM实验室 联合培养博士

2011.09-2014.06     江西理工大学 硕士

2007.09-2011.07     ***信息工程大学 本科

5. 工作经历

2024.07-至今       杭州北航国际创新研究院（北航国际创新学院） 准聘助理研究员

2023.07-2024.07     南方科技大学 研究助理教授

2020.04-2023.07     鹏城国家实验室 助理研究员

2016.09-2017.04     华为杭州研究所介质应用实验室 实习生

6. 联系我

邮箱：liuyang.zhang@buaa.edu.cn

办公室电话：0571-28881220

办公地点：浙江省杭州市余杭区瓶窑镇双红桥街166号