扫描手机二维码

欢迎您的访问
您是第 位访客

开通时间:..

最后更新时间:..

  • 潘彪 ( 副教授 )

    的个人主页 http://shi.buaa.edu.cn/panbiao/zh_CN/index.htm

  •   副教授   博士生导师   硕士生导师
  • 主要任职:副教授
研究领域 当前位置: 中文主页 >> 研究领域
  • RISC-V+存算一体研究:开发更高算力、更高数据传输带宽的“主处理器+存算一体从处理器”的计算架构成为端侧AIoT芯片的重要研究方向之一。其中,基于RISC-V指令集的主处理器凭借其开源、轻量化、模块化等优点,相较于x86、ARM等处理器可以更低功耗、更高能效针对不同应用进行定制设计。基于“RISC-V +存算一体”的计算架构将RISC-V的低功耗控制和存算一体的低功耗计算相结合,形成协同效应,为端侧AIoT计算芯片提供更高能效的解决方案

  • 基于磁性斯格明子的类脑计算研究:类脑计算试图通过机器模拟人脑的认知原理与神经网络运行机制等来实现类似于人脑智能水平的硬件。神经科学家的研究表明,在人脑神经系统中,信息是以脉冲为载体来处理和传递的。为了模拟这一人脑神经信息的表示和处理机制,基于脉冲神经网络的神经形态计算应运而生,并且成为类脑计算的一个重要研究领域。但是,受限于传统器件物理偏差大、工作电流高及存储密度低等实际问题,神经形态计算尚处于开放性研究阶段。斯格明子有望成为脉冲神经网络的基础元件,用来构造神经形态电路。但是,受限于器件制备及斯格明子检测等原因,基于磁斯格明子的类脑计算技术尚处于起步阶段,基于斯格明子的脉冲神经元的结构设计尚未突破,基于斯格明子的脑机接口研究尚未实现。

  • 基于自旋电子器件的存算一体电路研究:针对当前基于自旋电子器件的存算一体技术中所存在的器件集成度低、尚未构建完备的逻辑计算功能集、无相关电路与计算架构支持等问题,为突破冯诺依曼计算架构瓶颈,开展基于自旋电子器件的存算一体电路研究。该研究顺应国家集成电路发展战略,从器件制备、电路设计、计算架构三个层面共同构建一个高效的自旋存算一体技术方案,具有重要的科研价值和广阔的应用前景。这部分工作得到了国家自然科学基金面上项目和北京市自然科学基金面上项目的支持。

  • 我们的课题组是北京航空航天大学集成电路科学与工程学院 翼动芯生团队,本团队除了类脑计算芯片方向,还对存算一体方向有所研究。

  • 欢迎感兴趣的同学们阅读(https://www.yuque.com/seven-58zv0/smnxcd/ze29by6hf1tgpvic?singleDoc# 《存算一体知识科普-入门篇》)。

  • 如果您对本团队的研究方向感兴趣,欢迎联系我们(联系方式: ydxs618@163.com )。

版权所有 2014-2022 北京航空航天大学  京ICP备05004617-3  文保网安备案号1101080018
地址:北京市海淀区学院路37号  邮编:100191  电话:82317114